This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑩公開特許公報(A)

昭55-102254

⑤Int. Cl.³ H 01 L 21/76 21/302 識別記号

庁内整理番号 6426-5 F 6741-5 F ④公開 昭和55年(1980)8月5日

発明の数 1 審査請求 未請求

(全 4 頁)

知半導体素子の分離方法

②特

願 昭54-9941

20出

願 昭54(1979)1月30日

⑫発 明 者 米沢啓四郎

大阪市北区梅田1丁目8番17号

新日本電気株式会社内

⑪出 願 人

人 新日本電気株式会社

大阪市北区梅田1丁目8番17号

明 細 4

発明の名称

半導体素子の分離方法

。 特許諸求の範囲

- (1) 多数の半導体素子が形成された半導体ウェーハの一面から、レーザー加工により各半導体素子間に満を形成し、しかる後半導体ウェーハの他面から削記機に対応する部分にダイシング加工を施す 工程を含むことを特徴とする半導体素子の分離方法。
- (2) 前記ダイシング加工が半導体ウェーハを完全に 切断するものであることを特徴とする特許請求の 新朋友(1)項記載の半導体案子の分曜方法。
- (3) 前記ダイシング加工が半導体ウェーハを完全に 切断しない程度の深い構を形成し、さらに前記両 構部分から被断する工程を含むことを特徴とする 特許請求の範囲第(1)項記載の半導体業子の分類方

発明の詳細な説明

本発明は、多数の半導体 茶子が形成された半導体 ウェーハから、各半導体 茶子を個々に分解する方法に関するものである。

トランジスタ,ダイオード,サイリスタ,集種

- 2 -

不良を生じたり、番少クラックが入つてカンケー

スヤガラスケースに對入後、前記クランク部から

- 1 -

破損した欠片で半導体業子の電強関が短絡したり 耐圧不良を生ずるといつた欠点があつた。

そこで、第3図に示すように、ダイシングソウと称する回転館で深い海4を形成し、しかる後に 挽屈力を作用させて海4から分割する方法も提案 されたが、このような方法では、第4図(4)ないし 第4図(6)に示すように、半導体業子2の形状が不 均一になる欠点がある。

それゆえ、 本発明の主たる目的は、 半導体 ウェーハから一定形状の半導体素子を収密よく 得られ

- z -

る方法を提供することである。

本発明は要約すると、多数の半導体素子を形成した半導体ウェーハの一面から、レーザー加工によって各半導体素子間に溝を形成し、しかる後半導体ウェーハの他面から前記はに対応する部分にダイシング加工を厳す工程を含むことを特徴とするものである。

本発明の上述の目的およびその他の目的と特徴 は、図面を参照して行なう以下の幹細な説明から 一層明らかとなろう。

第6図は半導体ウェーハ10の一例の解析面図を示し、11はN⁺型領域、12はN⁻型領域、13はN⁻型領域、12はN⁻型領域、13はN⁻型領域、13上にN⁻型領域13上に形成された金蒸着膜、16は金蒸着膜15上に形成された金蒸着膜、16は金蒸着膜15上に形成された金蒸着膜、18は金蒸着膜17上に形成された銀メッキ層である。19は各P到領域13を含むダイオード菓子である。なお、削配絶縁脚14、金蓋治膜174上が紛メッキ層18は、600

ボするように分離のための構形成予定部分を除い て形成することが鑑ましい。

上記の方法によれば、谷ダイオード素子1 g に 競角部が形成されないので、ダイオード素子1 g の一部が欠損したりクランクが入つて特性劣化を 生じたり、ダイオード素子1 g をガラス容器に封 入後削配クランク部分から欠落した微小片によつ て電を開か短絡したり、射電圧不良を生ずるととがない。また、ダイシング加工によって半導体のエーハを完全に切断しない程度の凝い機を形成した後、前記機から割って分解するものに比較して、ダイオード繁子19の形状が不均一になるとがない。さらには、ダイシング加工のみで半導体ウエーハを完全切断するものに比較して、接着テーフ22を切断するととがない。

をお、前記後い滞20をエッチングにより形成した場合でも前記とほぼ同様の利点が得られるが、講20をエッチングで形成することは、フォトレジスト鉄の形成、目合せ、露光、現像、エッチングといった蜗工程が必要になり、レーザー加工による本発明に比し著しく煩雑である。

また、本発明とは逆に、 最初に 半導 4 ウェーハ 1 0 の一面からダイシング加工し、 しかる移に 他面からレーザー加工して悩 4 のダイオート素子 19 に分離することも考えられるが、 ダイシング加工 による構が深いので、 半導体ウェーハ 1 0 の 機械

- 6 -

特開昭55-102254 3

的強度が弱くなり、その後に行たうレーザー加工 またはその前後工程等で午導体ウェーハ10が破 損しやすいといつた問題点があり、本発明に及ば

上記実施例は、ダイオード素子の分離について 説明したが、本発明は他の任意の半導体表子の分 魅に適用できるものである。また、ダイシング加 工によつて、半導体ウェーハを完全に切断する場 合について説明したが、一部を残すようにダイシ ング加工し、しかる後に薄から割つて悩々に分離 するようにしてもよい。

本発明は以上のように、半導体ウェーハの一面 からレーザー加工によつて良い端を形成し、しか る後に他面からダイシング加工を施すものである から、一定の形状の半導体素子を収略良く得られ るという効果を奏する。

図面の簡単な説明

第18および第28は従来の半導体業子の分離 方法を説明するための縦断面図、第3図および第

▲ 図は従来の他の分離方法を説明するための辞書 面図、 第 5 図は従来のさらに他の分離方法を説明 するための縦断面凶、第6凶ないし第9凶は本発 明の一実敵例の分離方法を説明するための各工程 における被断面図である。

10…… 半海体ウエーハ・

19…… ダイオード祭子、


20…… レーザー加工による構、

・22…… 按着テープ、 2 1 …… 耐食膜、

2 3 …… ダイシング加工による構。


新日本電気株式会社







-271-



PAT-NO:

JP355102254A

DOCUMENT-IDENTIFIER:

JP 55102254 A

TITLE:

METHOD FOR SEPARATING SEMICONDUCTOR

ELEMENT

PUBN-DATE:

August 5, 1980

INVENTOR-INFORMATION:

NAME

YONEZAWA, KEISHIRO

ASSIGNEE-INFORMATION:

COUNTRY NAME NEC HOME ELECTRONICS LTD N/A

APPL-NO:

JP54009941

APPL-DATE:

January 30, 1979

INT-CL (IPC): H01L021/76, H01L021/302

ABSTRACT:

PURPOSE: To obtain semiconductor elements of a specified shape effectively,

in the case a number of semiconductor elements formed in a semiconductor wafer

are divided, by forming grooves in the surface on one side by laser machining

and performing dying from the opposite points of the surface of the other side.

CONSTITUTION: An n<SP>-</SP>-layer 12 is grown on an n<SP>+</SP>

semiconductor wafer 11, a plurality of p-type regions 13 are diffused and

formed in the said layer 12, and a plurality of diodes 19 are provided. An

Ag-plated layer 18 is deposited on the bottom surface of a substrate 11 so as

to oppose the portions described above via an Au layer 17. An SiO<SB>2</SB>

film 14 is provided on the upper surface, a window is provided,

and an Ag bump electrode 16 is provided on the region 13 via an Au layer 15. Then, individual diodes 19 are separated. At this time, at first grooves 20 are separating regions at the bottom surface of the substrate by laser machining, and all the surface is covered by bonding tape 22. errosion-resistant wax film 21 is provided on the upper surface. Grooves 23 reaching the grooves 20 are cut from the points on the film 21 corresponding to the grooves 20 in the bottom surface with a dying saw, and division into individual pieces is achieved. Thereafter, a small amount of etching is performed and machining strain is removed.

COPYRIGHT: (C) 1980, JPO&Japio